close

Se connecter

Se connecter avec OpenID

Acquérir – Traiter

IntégréTéléchargement
Acquérir – Traiter - Communiquer
Par Mohamed HILAL
Docteur de l’Ecole
Mohammadia d’Ingénieurs
2014
Presentation
Chaîne d’Information
Grandeurs
physiques,
Consignes
Traiter
Acquérir
Chaîne d’Information
Communiquer
Traiter
 Commandes Tor
 Interface
homme/machine
 Système num.
d’acq. de données
 Liaisons de
transmission
PRESENTATION
Dans un système automatisé, l'acquisition d'informations est la première fonction générique
de la chaîne d'information. Elle permet principalement :
La position de la fonction "Acquérir" dans une chaîne d'information, ainsi que les différentes
réalisations principales sont représentées par la figure suivante :
Matière
première
Alimenter




Convertir
Distribuer
Réseau ONE
Groupe électrogène
Pile, batterie,
Carburant
Transmettre
Convertir
 Contacteur
 Relais et relais
statique
 V ariateur
 Distributeur
De lire l'état des capteurs de la PO du système
Recevoir les consignes de l'utilisateur du système grâce aux constituants de dialogue.


Grandeurs
Consignes
physiques
Chaîne d’Energie
Distribuer
Alimenter
Communiquer
Communiquer
M atériel :
 Circuits de commande câblés
 Modules logiques
 Microcontrôleurs
 Ordinateurs
 Automates programmables
Logiciels :
 Système d’exploitation
 Logiciels spécifiques
 Modeleurs volumiques
 Capteurs
analogiques
 Capteurs
numériques
 Interface
homme/machine
 Système num.
d’acq. de données
Energie
Traiter
Acquérir
Acquérir
Agir



,
Convertir
 Machines à courant
continu
 Machines
asynchrones
 V érins
Accouplement :
 Embrayage,
 Frein,
 Poulie- courroie,
 Système vis écrou,
 Engrenage
Images
Informationnelles
utilisables
Les capteurs
Conditionnement de signal
AQUERIR
Interfaces
d’entrée / sortie
Ordres
Messages
TRAITER
COMMUNIQUER
Capteurs TOR
Interface homme/machine
Capteurs analogiques
Capteurs numériques
Matière
première
ET
V aleur
A joutée
COMPETENCES ATTENDUES
Prérequis
A partir de tout ou partie d’un produit support avec son cahier des charges et son dossier
technique :
 Concepts d’analyse fonctionnelle : Système, fonction global, FAST, etc.
 Concepts relatifs à la chaîne d’énergie (constituants et grandeurs) :






Enoncer le principe d’acquisition et de conditionnement de données
Mettre en œuvre un bloc d’acquisition de données
Tension et courant électriques ;
Pression ;
Contacteur, Moteur, etc.
Distributeur, Vérins, etc.
3
3/70
5.
Capteurs Numériques :
5.1. Codeur optique incrémental :
Un disque rotatif comporte plusieurs fentes transparentes et opaques, une cellule motrice – réceptrice
d’infrarouge et une marque de référence, se capteur nécessite un étage de compteurs pour détecter le position
:
Emetteur
Objet
…
1.
Définition
…
2.
3.
t2 = d / V

T= (D+ d)/ V

F =V/ (D+ d)
Transparent e
1
1
2
2
Capteur Numérique
L’information fournie par le capteur
est codée en binaire sur plusieurs bits
t1 t2
t3
t4
Déplacement à Gauche
2
t1 t2
Certains paramètres sont communs à tous les capteurs. Il caractérisent les contrainte s de mise en œuvre et
permettent le choix d’un capteur :
3.1. L'étendue de la mesure :
C’est la plage de valeurs du mesurande pour lesquelles le capteur répond aux spécifications du constructeur. En
dehors de cette plage, la mesure est susceptible d'être très imprécis.
Grandeur
Electrique
Mesurande
..
M min
M max
… à détecter la plus petite
. variation de la grandeur à mesurer. C’est
Ce paramètre caractérise la capacité du capteur
le rapport entre la variation V du signal électrique de sortie pour une variation donnée  de la grandeur
physique d’entrée : S = V / 
3.2. La sensibilité
4/70
8
8/70
4/70
Acquérir / Capteurs
8/70
Acquérir / Capteurs
t3
t4
Déplacement à Droite
Caractéristiques D’un Capteur :
4
Temps
Opaque
1
Il existe trois catégories de capteurs :
Capte ur Analogique
L’information peut prendre
toutes les valeurs possibles
entre deux valeurs limites.
t1 = D / V

t2
t1
La détection du sens de rotation se fait par une autre cellule légèrement décalée
L'information détectée par un capteur peut être d'une grande variété, ce qui implique une grande variété de besoins
en capteurs. On cite parmi les plus connus et fréquents, les capteurs de position, de présence, de vitesse, de
température et de niveau.
Types de Capteur :
Capteur Logique
Appelé aussi capteur Tout ou Rien
(T OR). L’information fournie par
le capteur ne peut prendre
que les valeurs 1 ou 0

T
Le faisceau ne peut
atteindre le récepteur
Fig. 1 : Rôle général d’un capteur
0
Récepteur
Le faisceau arrive
sur le récepteur
Un capteur est un composant technique qui détecte un événement physique se rapportant au fonctionnement du
système (présence d'une pièce, température, etc.) et traduit cet événement en un signal exploitable par la PC de ce
système. Ce signal est généralement électrique sous forme d'un signal basse tension. La figure 1 illustre le rôle d’un
capteur :
Sortie du Récepteur
1
1
1
Instant t 1
2
2
1
1
Instant t 2
2
2
1
1.
1
Instant t 3
2
Introduction :
Généralement, un capteur fournit un signal électrique qui n’est pas directement exploitable.
Le conditionnement du signal consiste à le transformer et l’adapter pour lui donner la forme la plus appropriée pour
son traitement.
2
1
1
Instant t 4
2
2
1
1
2
2
Signal
à traiter
Avantages
Simple
interfaçage PC simple
peu coûteux





2.
L'amplification a base d'un Amplificateur Opérationnel
L'amplification consiste à multiplier l’amplitude du signal d'entrée par un coefficient K, les signaux issus de capteurs
sont généralement de faible amplitude et nécessitent une amplification.
Le codeur optique absolu est formé de plusieurs pistes ( nombre de pistes = nombre de bits en sortie) formées
de plusieurs segments opaques et transparents chacune, ce codeur n’as pa s besoin d’un étage de compteurs, ni
de marque de référence, le code binaire fourni renseigne sur la position.
Résolution
360° /
Avantages




Inconvénients
1111 
1110 
Ve
N : Nombre de piste dans notre cas N=4
 0011
1011 
 0100
i+
e+
e-
Vs
-V
Codeur Absolu
9
9/70
10/70
9/70
Acquérir / Capteurs
Acquérir / Conditionnement de Signal
Introduction :
1.
Interface Homme/ Machine (IHM) :
2.
L’interface Homme/Machine en entrée est une fonction de communication indispensable pour bien gérer un
système automatisé. Il consiste à transmettre au système automatisé les ordres de l'opérateur qu’on désigne par
"consignes". Le dialogue Homme/Machine se fait par l’utilisation de constituants regroupés dans ce qu'on appelle
« pupitre » de commande.
Introduction :
Le système numération décimal ( à base 10 ) est utilisé par l’homme pour représenter et faire des calculs sur les
nombres :
 Il utilise 10 symboles, appelés chiffres : {0, 1, 2, 3, 4, 5, 6, 7, 8, 9} ;
 Un nombre quelconque peut s'écrire sous sa forme canonique en utilisant les puissances de 10. Exemple : (
571,24 )10 = 5 x 102 + 7 x 101 + 1 x 100 + 2 x 10-1 + 4 x 10-2 .
Les unités de traitement reçoivent les ordres principalement de :
 L'utilisateur, grâce aux organes de dialogue en entrée tel un bouton d'arrêt d'urgence. il s'agit de l'interface
Homme/Machine (IHM) ;
 Des capteurs tel qu’une « fin de course » ; il s'agit d'interface centrée principalement sur l'isolation électrique ou
galvanique et la mise en forme du signal
2.
ε
i-
 0110
 0111
Disque du Codeur 4bits
1.
+
Fig. 3 : Schéma d'un AOP
 0101
1010 
+V
L'amplificateur opérationnel est un circuit
intégré caractérisé par :
 Deux bornes d'alimentation +V et –V
 Deux entrées e+ et e Une tension différentielle ε de ses
entrées ε = e+ - e Une sortie Vs
 0000
 0001
1100 
t
K
2.1. Amplificateur Opérationnel (AOP) :
 0010
1001 
1000 
Vs
t
Mesure absolue ( pas besoin de référence)
Mise en œuvre aisé avec un PC
Coûteux / codeur incrémental
Nécessite la mise en place sur l'élément mobile
1101 
Unité de
traitement
Conversion
L’amplification consiste à augmenter l'amplitude du signal sans changer sa forme ni sa nature.
Le filtrage consiste à favoriser ou atténuer le passage de certains signaux.
La mise en forme ou la conversion consiste en une modification de la nature du signal. Par exemple, cela peut
être une transformation :
 d'un courant en une tension et inversement ;
 d’un signal analogique en un signal logique ou numérique.
Inconvénients
nécessite un comptage
besoin de référence pour une mesure absolue
5.2. Codeur optique absolu :
2N ,
M ise en forme
ou
Filtrage
Fig. 1 : Les fonctions de base d'une chaîne d'acquisition
t1 t2
t3
t1 t2
t3
t4
t4
Le déphasage  entre les signaux correspond au décalage X entre les cellules  = X/V.



Amplification
Les Systemes De Numération :
2.1. Principe :
Soit un systèmes de numération de base B, qui utilise à B symboles : { S 0 , S1 , …, SB-1 } , un nombre N écrit dans ce
système de numérotation aura les caractéristiques suivantes :
 Il s'écrit N = A n-1 … A i … A 1 A 0 avec A i  { S0 , S1 , …, SB-1 } ;
 Il a pour valeur N = A n-1 .Bn-1 + … + A i Bi + … + A 1 B1 + A 0 B0 (forme polymoniale) ;
 A i est le (chiffre-10,digit-B et Bit-2) de rang i et de poids Bi ;
 A n est le chiffre le plus significatif (MSD : Most Significant Digit, MSB-2 : Most Significant Bit) . A 0 est le
chiffre le moins significatif (LSD : Less Significant Digit). LSB-2 : Less Significant Bit).
 Le nombre à virgule :
N = A n-1 .Bn-1 + … + A i Bi + … + A 1 B1 + A 0 B0 + A 1 B-1 + A 0 B-2 + …. A -m.B-m .
2.1. Les boutons poussoirs :
Les boutons poussoirs constituent l'interface de dialogue privilégiée lorsque les informations transférées vers le
système sont peu nombreuses et limitées à des signaux Tout Ou Rien (TOR). Parmi les boutons poussoirs utilisés,
on distingue :
2.2. Les Différents Systèmes de numération :
Bouton
Coup de poing
Bouton
Affleurant
Bouton
Tournant à manette




Bouton
Tournant à clé
Fig 2. Exemples de boutons poussoirs
Système
Système
Système
Système
Binaire : B=2 les bits utilisés {0, 1}
Octal : B=8 les digits utilisés {0, 1, 2, 3, 4, 5, 6, 7}.
Décimal : B=10 les chiffres utilisés {0, 1, 2, 3, 4, 5, 6, 7, 8, 9}.
Hexadécimal : B=16 les digit utilisés {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}.
2.3. Conversion entre la base 2 , 8 et 16 :
2.2. Les claviers :
Les claviers de saisie permettent l'introduction d'informations
alphanumériques et la modification de données et paramètres comme le
nombre de pièces à fabriquer ou les coordonnées d'une pièce à usiner, etc.
Octal
1
Binaire
2.3. Les terminaux d'exploitation :
Hexadécimal
Fig 3. Exemple de clavier
Un terminal d’exploitation est un constituant de dialogue permettant les premières mises en œuvre du système
automatisé. Il est lié temporairement à la partie commande (auto mate programmable) pour introduire des codes et
des paramètres décrivant le processus étudié.
3.
1
3
1
1
5
5
5
1
2
C
9
B
6
Pour convertir un nombre s’écrivant dans un système de base B en décimal on l’écrit sous forme polynomiale
Exemples (1011)2 = 1x23 + 0x22 + 1x21 + 1x20 = 8 + 4 + 2 = (11)10 .
Exemples (1,101)2 = 1x20 + 1x2-1 + 0x2-2 + 1x2-3 = 1 +0.5 +0.25 = (1.75)10 .
3.1. Principe et rôle :
L'unité de traitement s’alimente généralement par une faible tension continue, Les autres unités peuvent s’alimenter
par des tensions élevées. Pour protéger l'unité de traitement contre une éventuelle liaison directe, il faut une
isolation électrique ou galvanique, ainsi qu'un filtrage et mise en forme du signal. Le principe est résumé par le
schéma fonctionnel suivant :
13/70
13
A
2.4. Conversion de la base B vers la base 10 :
Isolation Galvani que :
16
16/70
13/70
Acquérir / Interfaces en Entrée
2
1 00 1 01 1 00 1 00 1 ,1 0 11 0 11 0 10 1
16/70
Traiter / Représentation et Codage de l’information
A
0
0
1
1
B
0
1
0
1
Soustraction A-B
Soustraction Retenue
0
0
1
1
1
0
0
0
Système
Décimal
19
05
14
Système
Binaire
10011
0101
01110
Système
Décimal
12
15
-3
Système
Binaire
1100
1111
1101
1.
Dans les systèmes de traitement à N bits l’intervalle des nombres qu’on peut codifier est limité à 2N, les nombres
supérieurs ne peuvent y être représentés :
Système traitant des nombres non Signés de N Bits
Les bits du système
BN-1
BN-2
…
B0
Plus petite valeur
0
0
…
0
Plus grande valeur
1
1
…
1
Système
B7 B6
0
0
1
1
traitant des nombres
B5 B4
B3
B2
0
0
0
0
1
1
1
1
non
B1
0
1
Signés de 8 Bits
B0
Nombres
0
0
1
255
Les systèmes incluant le traitement des nombres signés, (positifs et négatifs), nécessitent, pour coder des nombres de
-N à +N, deux fois plus de bits que pour coder les nombres de 0 à N, le MSB est réservé pour le signe : 0 (+) et 1 (), les bits restants permettent de codifier le nombre.
Système traitant des nombres Signés de N Bits
Les bits du système
BN-1
BN-2
…
B0
Nombre Positifs
0
0
…
0
0
1
…
1
Nombres négatifs
1
0
…
0
1
1
…
1
Système
B7 B6
0
0
0
1
1
0
1
1
traitant des nombres
B5 B4
B3
B2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
non
B1
0
1
0
1
Introduction :
De nombreux dispositifs ont deux états de fonctionnement (Exp. Interrupteur : 1-Ouvert, 2-fermé) . On affecte, par
convention, à un des deux états la valeur " 0 " et "1" à l’autre état. L’algèbre de Boole est l’outil mathématique qui
permet l’étude des circuits logiques.
Les circuits dont les sorties ne dépendent que des l'états des entrées sont appelés circuits « combinatoires ».
A Compléter
4.2. Représentation des nombres :
2.
Opérations Booléennes Elémentaires :
Trois opérations élémentaires suffisent pour définir une algèbre de Boole :
 l’inversion : Non (Not) ;
 le produit logique : ET (AND) ;
 la somme logique : OU (OR).
2.1. Opération Inversion :
C’est une opération définie s ur une seule variable. La sortie prend la valeur que n’a pas l’entrée. On dit que la sortie
est l’inverse ou le complément de l’entrée.
Signés de 8 Bits
B0
Nombres
0
0
1
127
0
-128
1
-1
Table de vérité
A
0
1
Symbole
F
A
1
0
4.2.1. Complément à 1 et à 2:
A
Soit un nombre binaire sur n bits A = A n-1 A n-2… A 1 A 0 , son complément à 1 A , est obtenu en inversant les bits de
A : A = An-1 An-2 A1 A0
Remarque :
A+ A = 111…11 = 2n -1 d’où -A = A - 2n + 1
(2n ) ne peut être représenté sur n bits (An-1 An-2… A1 A0), il sera ignoré. On a alors (-A =
+ 1) , Le terme ( A + 1) est le complément à 2 de A.
Le symétrique d’un nombre A ( -A) est le cà2 de A
Exemple : (12)10 = 1100 = 001100 = 0001100
(-12)10 = 0100 = 110100 = 1110100
(Se lit A barre)
F (norme IEC)
1
A=1
F F
2.2. Opération ET (AND) :
C’est une opération sur 2 variables d’entrée au moins. Dans le cas simple de 2 entrées A et B, la sortie est vraie (égale
à 1) si A ET B sont vraies aussi.
Symbole
Table de vérité
A
0
0
1
1
[-128 … 0 … 127]
A(10)
Binaire
Complément à 1
Complément à 2
0
(-A)(10)
00000000
11111111
00000000
0
1
00000001
11111110
11111111
-1
16
00010000
11101111
11110000
-16
64
01000000
10111111
11000000
-64
127
01111111
10000000
10000001
-127

00000000
00000000
00000000
-128
B
0
1
0
1
A
F
0
0
0
1
Illustration électrique
A
F (norme IEEE)
B
A
B
La lampe L est allumée (L=1) si l’interrupteur A ET
l’interrupteur B sont fermés (A=B=1), soit L = A . B
F = A . B = AB (se lit A ET B)




La fonction AND est commutative associative: F = A.B = B.A.
La fonction AND est : F = A.(B.C) = (A.B).C = A.B.C.
La fonction AND est généralisable pour n entrées.
Identités remarquables : X.0  0 ; X.1 X ; X.X  X et X.X  0.
19
19/70
19/70
21/70
Traiter / Fonctions combinatoire de base
1.
Introduction :
Une fonction logique est sous forme normale ou canonique si chacun de ses termes contient toutes les variables,
directes ou inverses, dont elle dépend. Exemple : F(X,Y)  X.Y  X.Y .
Si l'une de ses variables ne figure pas dans un de ses termes, alors elle est sous forme simplifiée. Cette forme est
souhaitée lors de la réalisation pratique pour mettre en jeu un min imum de matériel et avoir un moindre coût. Pour cela
on utilise plusieurs méthodes.
2.
METHODE ALGEBRIQUE :
Introduction :
Dans les systèmes numériques, on utilise souvent des fonctions logiques qu’on intègre dans des circuits intégrés.
2.
Les Décodeurs :
2.1. Décodeur Décimal :
Ce décodeur associe à un code binaire en entrée sur n lignes une seule sortie parmi 2n sorties possibles. Le numéro de
la sortie active correspond à la conversion en décimal du code à l’entrée
Exemple : Décodeur décimal 1 parmi 4
A
Cette méthode utilise les principes de l'Algèbre de Boole pour simplifier les expressions
Exemple :
Z  ABC  ABC  ABC  ABC
A
Z  ABC  ABC  ABC  ABC  ABC  ABC
Z
3.
BC

AC

AB
B
Méthode Graphique :
3.1. Tableau de Karnaugh :
Cette méthode plus simple utilise le tableau de Karnaugh pour simplifier des fonctions booléennes. Le tableau
de Karnaugh d’une fonction logique est la transformation de sa table de vérité sous forme d’une table
contractée à 2 dimensions.
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F2
0
1
1
0
1
0
0
1
A
1
Y0
DEC Y1
1/4 Y2
Y3
ENTREES
B
A
Y0
SORTIES
Y1
Y2
B
Y3
0
0
0
1
1
1
0
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
0
Fig. 1 : Décodeur décimal 1 parmi 4 avec sorties actives sur niveau bas
A Compléter
Y0
Y1
Y2
Y3
Fig. 2 : Logigramme de décodeur 1 parmi 4
Un exemple de circuits intégrés réalisant cette fonction est 74LS156 :
Combinaison en Code
Gray de B et C
F2
Combinaison
de A
A
0
0
0
0
1
1
1
1
L
B
F (norme IEC)

Propriétés
Traiter / Représentation et Codage de l’information
1.
L=1
IEEE: Institute of Electrical and Electronics Engineers.
IEC : International Electrotechnical Commission
Propriété
A Compléter
Représentation des nombres signés sur 8 Bits
Illustration électrique
L=0
A=0
F (norme IEEE)
BC
0
1
00
0
1
0
1
0
01
1
0
11
0
1
10
0
0
Fig4. Simplification par tableau de Karnaugh
3.2. Exemples de simplification par tableau de Karnaugh :
Fig. 3 : Diagramme de brochage et table de fonctionnement du 74LS156
Les groupements doivent respecter certaines règles :

Le nombre de « 1 » regroupé doit s’écrire sous une puissance de 2 ( 20 , 21 , 22 , 23 …)

Chaque groupement doit être symétrique.
2.2. Décodeur BCD – 7 segments :
Ce décodeur converti le code BCD 4bits à l'entrée pour obtenir à la sortie un code 7 segments permettant de
commander un afficheur 7 segments pour pouvoir afficher tous les chiffres
A Compléter
25/70
25
27/70
25/70
Traiter / Sim plification des Equations Logiques
27/70
Traiter / Fonctions Combinatoires Avancées
27
a
f
Exemple : Multiplexeur 1/4
b
g
E0
Entrées
d
Désignations numériques et résultat de l'affichage
Identification
des segments
E1
MUX
Y
E2 4 vers 1
E3
A Compléter
Fig. 4 : Afficheur 7 segments
A
B
Table de vérité du décodeur BCD – 7 segments :
ENTREES
D
C
B
A
a
0
0
0
0
0
1
1
0
0
0
1
2
3
0
0
0
0
1
1
4
5
0
0
1
1
6
0
1
7
8
0
1
9
1
BCD
A Compléter
E3 E2 E1 E0
ADRESSES
c
e
Adresses
b
SORTIES
c
d
e
f
g
1
1
1
1
1
0
0
1
1
0
0
0
0
0
1
1
1
1
1
0
1
1
1
1
0
0
0
1
1
0
0
0
1
0
1
1
0
1
1
0
1
0
0
1
1
1
1
1
0
0
0
1
1
1
1
1
1
0
1
0
1
0
1
1
1
1
1
1
0
1
0
1
0
1
0
1
0
0
1
1
1
1
0
0
1
1
SORTIE
B
A
Y
0
0
E0
0
1
E1
1
0
E2
1
1
E3
Y
Fig. 7 : Table de vérité du M ultiplexeur 1/4
B
Les 0 étant les moins nombreux, l'écriture des équations de commande d'extinction des segments sera plus facile .
Un exemple de décodeur est le circuit intégré 74LS47
A
Fig. 9: Diagramme de brochage et table de fonctionnement du 74LS151
4.
Le Demultiplexeur :
Le démultiplexeur effectue l'opération inverse d'un multiplexeur il permet de distribuer l'information présente à
l'entrée vers l'une des 2n sorties. La sélection de la sortie se fait à l'aide de n lignes d'adressage.
ADRESSES
S0
Sorties
DEMUX S1
E
1 vers4 S2
A
Fig. 5 : Diagramme de brochage
et table de fonctionnement du
74LS47
A
S0
S1
S2
S3
0
0
E
0
0
0
0
1
0
E
0
0
1
0
0
0
E
0
1
1
0
0
0
E
S3
B
A
SORTIES
B
B
E
S0
S1
S2
Adresses
S3
Fig. 9 : Demultiplexeur 1 vers 4
3.
le circuit intégré 74LS155 est un double démultiplexeur 1 vers 4 :
Le Multiplexeur :
Un multiplexeur permet de sélectionner une entrée parmi 2n pour transmettre l'information, La sélection de l'entrée
se fait à l'aide de n lignes d'adressage.
28
28/70
29
29/70
28/70
29/70
Traiter / Fonctions Combinatoires Avancées
Traiter / Fonctions Combinatoires Avancées
4.3.2. Compteur synchrone modulo N :
Pour cela on utilise la table de transition de la bascule J-K ainsi que la table de vérité décrivant la séquence du
compteur. Prenons l’exemple d’un compteur modulo 8 :
1.
2.
Q2
Q1
0
0
0
Qn
Qn
J
K
0
0
1
0
0
0
X
Introduction :
0
1
0
0
1
1
X
A la différence d'un circuit combinatoire, l'état de sortie d'un circuit séquentiel dépend de l'état de ses entrées et de
l'état précédent de sortie, il doit donc "se rappeler" ou avoir de la "mémoire". Pour conserver l'effet d'un événeme nt
après sa disparition.
0
1
1
1
0
X
1
1
0
0
1
1
X
0
1
0
1
Circuit Mémoire En Technologie Electronique :
1
1
0
1
1
1
Les circuits mémoire électroniques sont d'une grande variété à différents champs d'application ; on étudie ici le circuit
le plus élémentaire, qu'on peut qualifier de circuit de base p our tous les autres ; il s'agit de la bascule SR :
 Son symbole est représenté par la figure ci-contre ;
S
Q
 On l'appelle bascule, car elle bascule d'un état à l'autre suivant
les entrées S et R ;
 S (Set) est l'entrée de mise à 1 de la sortie Q ;
R
 R (Reset) est l'entrée de mise à 0 de la sortie Q.
R
S
0
0
0
0
1
1
1
1
3.
Table d’excitation
Q3
R
0
0
1
1
0
0
1
1
q
0
1
0
1
0
1
0
1
Q
0
1
0
0
1
1
0
0
Q
S
Rq
0
1
00 01 11 10
0 1 0 0
1 1 0 0
Puisqu' on a (q = Q), alors :
Q(QS).R
Q
QSRRq
(qS).R
S
S
0
0
1
1
R
0
1
0
1
Q
Q n-1
1
0
X
Fonction de la bascule
Mémorisation
Action Reset
Action Set
Interdit
Les Bascules :
A l’instar des opérateurs logiques élémentaires en logique combinatoire, les bascules (appelées aussi flip -flop) sont
les éléments de base de la logique séquentielle
3.1. Bascule SR Asynchrone :
Les bascules RS sont à la base de tous les éléments de mémorisation. Il s'agit d'un montage utilisant deux portes
NAND et capable de mémoriser un niveau logique choisi à l’aide de deux sorties complémentaires. Son schéma
est donné à la figure 1 :
Etats actuels
Etats futurs
K0
Ji & Ki
Q3
Q2
Q3
Q2
Q1
Q1
J3
K3
J2
K2
J1
K1
0
0
0
0
1
0
…
…
…
…
…
…
0
0
0
1
0
1
…
…
…
…
…
…
0
1
0
1
1
0
…
…
…
…
…
…
0
1
1
0
0
1
…
…
…
…
…
…
1
0
1
0
1
0
…
…
…
…
…
…
1
0
1
1
0
1
…
…
…
…
…
…
1
1
1
1
1
0
…
…
…
…
…
…
1
1
0
0
0
1
…
…
…
…
…
…
K1
J0 = 1
K0 = 1
Q2
J1 = Q0
K1 = Q0
00
Q1 Q0
01
11
10
0
X
X
1
0
1
X
X
1
0
J1
J2 = Q0Q1
K2 = Q0Q1
Q2
Q2
00
Q1 Q0
01
11
10
0
X
1
1
X
1
X
1
1
X
10
J0
Q2
00
Q1 Q0
01
11
0
1
x
X
1
1
1
X
X
1
K2
00
Q1 Q0
01
11
0
0
1
X
X
1
0
1
X
X
Q2
00
Q1 Q0
01
11
10
0
X
X
X
X
1
0
0
1
0
10
J2
10
Q2
00
Q1 Q0
01
11
0
0
0
1
0
1
X
X
X
X
1
Horloge
Fig. 1 : Bascule SR asynchrone
J
K
SET
CLR
Q
J
Q
K
SET
CLR
Q
J
Q
K
SET
CLR
Q
Q
La table de vérité d’une telle bascule est la suivante :
Entrées
S
0
0
R
0
0
Etat
préc édent
Sorties
QN-1
QN
/QN
0
1
0
1
1
0
Q0
Commentaires
Mémorisation de l’état précédent
Q2
Fig. 15: Compteur synchrone modulo 8
33/70
Traiter / Fonctions Séquentielles
Q1
39/70
Traiter / Fonctions Séquentielles
7.
Les Différents Etages De Sortie
5V
7.1. Etage de sortie Totem pole :
1.
R4
L’étage de sortie, appelé totem pole ajoute un étage à transistors
pour améliorer les commutations de la sortie et la stabilité des
niveaux logiques.
La figure 6 montre la structure d’une porte NAND avec sortie
totem pole :
a
b
7.2. Etage de sortie à collecteur ou drain ouvert :
L’étage de sortie à collecteur ouvert ou drain ouvert est utilisé
lorsque la charge nécessite une tension d’alimentation que ne
peut lui fournir la porte logique. Dans cette configuration, la
sortie
Notion De Famille De Circuit Logique
Un circuit logique se présente sous forme de circuit intégré qui permet de regrouper dans un même boîtier un
maximu m de composants électroniques dont le plus important est le transistor.
R1
R2
T3
T2
T1
S
T4
R3
Fig. 6 : Structure de base d'une porte NAND TTL
5V
Fig. 1 : Exemple de circuit logique intégré
Les circuits intégrés logiques sont classés suivant leur technologie de fabrication en plusieurs familles logiques.
Chaque famille logique a pour point commun la technologie employée.
Dans ce chapitre, on étudiera les familles les plus populaires :
 La famille TTL (Transistor Transistor Logic) : utilise une technologie à base de transistors bipolaires ;
 La famille CMOS (Complementary Metal Oxide Semiconductor) : utilise une technologie a base de
transistor MOS.
2.
2.1. Les variantes technologiques de la famille TTL :





La série TTL standard :
Série standard qui est peu rapide avec une consommation élevée ;
La série TTL L :
Série à faible consommation (Low Power) mais au détriment de la rapidité ;
La série TTL H :
Série rapide (High speed) mais au détriment de la consommation ;
La série TTL S :
Série Schottky qui est 2 fois plus rapide que la série H pour la même consommation ;
La série TTL LS :
Série qui constitue un compromis entre la série TTL L et la série TTL S ;
Les séries TTL AS (Advanced
Schottky), ALS (Advanced
Low power Schottky) :
Séries dérivées des technologies présentées précédemment. Les technologies avancées de TTL mettent en oeuvre
les progrès récent en matière de circuits intégrés bipolaires.



3.
La série 4000 : Série classique de base.
Les séries AC et ACT : La série AC (Advanced Cmos) est l’évolution de la série de base. Le suffixe T indiqu e
la compatibilité des entrées et sorties avec les séries TTL.
Séries HC, HCT, AHC et AHCT : Les séries disposant du suffixe H (High speed) sont fondées sur la
technologie CMOS rapide. Elles existent dans les différentes déclinaisons suivant qu’elles sont avancées (A),
compatibles TTL (T) ou combinant ces caractéristiques.
Fig. 7 : Porte NAND TTL avec sortie collecteur ouvert
Enable
(Contrôle)
a
Contrôle
Enable
Entrée
a
Sortie
S
1
1
0
1
0
1
X
HighZ
S
0
Fig. 8 : Porte OUI 3 états
8.
Interfacage Des Circuits Logiques
8.1. Interface CMOS/TTL et TTL/CMOS :

2.2. Les variantes technologiques de la famille CMOS :
5V
Une sortie CMOS peut commander sans problème une entrée
TTL ;
Par contre, une sortie TTL délivre une tension VOH très proche
de VIH(min) de l’entrée CMOS. La solution la plus utilisée pour
assurer la compatibilité consiste à utiliser une résistance de
rappel à la source Rp comprise entre 1KΩ à 10KΩ.

Rp
TTL
47/70
Traiter / Fam illes logiques TTL et CMOS
Traiter / Fam illes logiques TTL et CMOS





Initialement, le condensateur C est déchargé et la tension de
sortie Vs du comparateur est au niveau bas ce qui ouvre
l’interrupteur électronique D ;
Le condensateur C se charge à travers la résistance R
Vs reste à l’état bas jusqu'à ce que Vc atteigne la tension de la
référence Vref ;
Lorsque Vc atteint Vref, le comparateur bascule à l’état haut
provoquant ainsi la fermeture de l'interrupteur ;
Le condensateur C se décharge rapidement à travers la résistance
de l'interrupteur qui est relativement faible par rapport à R.
Vcc
R
+
C
Vc
S
-
D
Vs
Vref
Introduction
Le signal d'horloge (Clock), est un signal rectangulaire périodique qui permet d e synchroniser ou cadencer les
opérations d'un système séquentiel ou pour effectuer des temporisations.
2.
CMOS
Fig. 9 : Interfaçage entre TTL et CM OS
La Structure De Base Des Familles Logiques Ttl Et Cmos
44/70
1.
Résistance de
Polarization
T2
T1
Dans certaines applications, il s’avère nécessaire de déconnecter électriquement la sortie d’une porte logique pour
l’isoler du montage. Il faut donc que la sortie soit comme un circuit ouvert vis à vis du reste du montage. Un nouvel
état apparaît en supplément du niveau haut et du bas : l’état de haute impédance (High Z) où l’impédance ou la
résistance de sortie devient très grande, voire infinie. Pour mettre en oeuvre une telle porte, il faut une entrée
supplémentaire sélectionnant l’état haute impédance ou troisième état.
Les Variantes Technologiques Des Familles Logiques Ttl Et Cmos

S
a
b
7.3. Etage de sortie trois états :
Chaque famille logique est caractérisée par des paramètres électriques comme l’alimentation et la consommation, et
des performances dynamiques comme le temps de propagatio n.
R
R1
est le collecteur ou le drain du dernier transistor dont il
faut terminer la polarisation. Ce type de sortie est
identifié par le signe montré à la figure suivante qui
représente une porte NAND à sortie collecteur ouvert :
Un tel principe est utilisé régulièrement dans les systèmes électroniques ; une variété de circuits intégrés le
concrétisent (74121 en TTL, le 4047 en CMOS, NE555, etc.). Le plus célèbre de ces circuits est le fameux NE555,
qui fera l'objet de l'étude suivante.
Le Circuit De Base : Le Circuit Rc
Le circuit (RC) est le circuit de base de plusieurs systèmes de temporisation qui exploitent sa charge et sa décharge.
Lors de sa charge ou sa décharge le condensateur obéi à l’équation :
Vc = Vf + (Vin – Vf ) e

:  = R.C : chemin empreinte par le courant pour aller dans le condensateur
Vc
Vin
Vf
: Tension aux bornes du condensateur à l’instant : t.
: Tension aux bornes du condensateur à l’origine des temps
: Tension aux bornes du condensateur au bout d’un temps infini
(NB : Même si la charge ou la décharge est interrompue).
Circuit de Charge
5.
C
Le Temporisateur Ne555 :
Introduit en 1972, le NE555 était le premier circuit intégré
temporisateur qui est le standard en matière de fonctions de
temporisation (monostable, astable). Il est constitué de :

Deux comparateurs dont les seuils sont fixés par le pont
des trois résistances R .
 D'une bascule SR, avec une entrée d’initialisation à 0
(RESET) ;
 D'un transistor (l’interrupteur électronique) pour la
décharge du condensateur externe.
Circuit de Décharge
R
E
4.
-t/
Vc
R
C


Pour t=0  Vc=Vc0 ;
Pour t  Vc0 ;
Modes De Fonctionnement Du Ne555
Plusieurs fonctions peuvent être réalisées par ce circuit ; les plus importantes sont le Monostable qui permet d'avoir
des temporisations et l'Astable qui permet d'avoir des oscillations libres.
Vc
5.1. Le monostable


Pour t=0  Vc=0V ;
Pour t  VcE ;
Vc = E(1-e-t/ )
Vc
Il est caractérisé par un état stable (qui n’évolue pas) et un autre instable obtenu par excitation externe et qui ne tarde
de revenir à l’état stable au bout d’un certain temps.
E
Vc 0
E
 = RC
t
R
R
0.63E
0
E
Vc = Vc 0(e-t/ )
Vc
0.33E
0
7
t
 = RC
6
Le temps nécessaire pour la charge ou la décharge est donné par l’expression suivante :
t = R.C. Ln
3.
Vin - Vf
Vc - Vf
t = R.C. Ln
Variation Total de la tension aux bornes de C
Variation Restante
C
2
Vc
4
8
3
S
S
Vc
NE555
1
Vs
Vt
C
Vt
Vt
Principe De Base :
Il correspond au schéma ci-contre. Son fonctionnement est comme suit :
Traiter / Circuits Logiques Programmables PLD
48/70
Traiter / Circuits Logiques Programmables PLD
49/70
Caractéristiques de l’état Stable :
On suppose qu'à la mise sous tension,
 le condensateur C est déchargé.
 La sortie Vs à 0.
 L'entrée Vt est au repos au niveau logique 1,
 Les entrées de la bascule (S=0) et (R=0)  Etat mémoire de
la bascule et Vs reste à 0.
 Le transistor est saturé.
Caractéristiques de l’état Instable :
Pour passer à l’état instable Vt passe à 0 pendant une durée
très courte, par rapport à la durée qu'on veut du
monostable, alors :
 (S=1) et (R=0)  la sortie Vs est à 1 ;
 le transistor est bloqué, ce qui permet au condensateur
C de se charger à travers R.
 Quand Vc, après un temps qui dépend de R et C,
atteint 2/3 de E, on a :
 (S=0) et (R=1)  la sortie Vs est à 0 ;
 le transistor est saturé ; on revient à l'état de repos.
 L'expression de la durée de temporisation TW est :
TW = R.C.Ln(3)  1,1 . R.C
Vt
E
t
0
Vc
E
2/3 E
1.
0
Vs
E
2.
t
0
TW
Introduction :
Le développement de la technologie des circuits électroniques a permis la naissance des circuits logiques
programmables PLD (Programmable Logic Devices ). Leurs principales avantages : Encombrement réduit,
consommation réduites, Difficile à copier, Performant et fiable. Il existe plusieurs types de circuits programmables :
PAL (Monolithic Memories), PLA, FPGA(Field Programmable Gate Array), EPLD, EEPLD, GAL, LCA.
t
Principes et Techniques de base :
Toute fonction logique combinatoire peut se mettre sous forme d'une somme (OU) de produits (ET). Partant de ce
principe, on en déduit une structure appelée PLA (Programmable Logic Array). Elle est constituée :
TW
2.1. Symbolisation :
I1
I1
I1
E
I1
RA
I1
VS
RA
4
RB
8
D'un ensemble d’opérateurs « ET » sur lesquels viennent se connecter les variables d’entrée et leurs
compléments ( Exemple 2 Entrées).
I1
NE555
I2
I1
C
6
2 1
C

Vc
S
3
....
I1
E
Il est caractérisé par deux états instables le passage d’un état à l’autre
se fait, sans excitation externe, au bout d’un certain temps
7
....
5.2. L'astable
I2
I1
I2
F1
I1 . I2
Vs
Vc
RB
Vc
E
On suppose qu'à la mise sous tension,

le condensateur C est déchargé
2/3 E

la sortie Vs à 1.
Les
entrées
de la
bascule
(S=0)
et
(R=0) 1/3 E
 Etat mémoire de la bascule et Vs reste à VCC. le transistor
0
est bloqué, ce qui permet au condensateur C de se charger à
Vs
travers (RA+ RB). Quand Vc, après un temps qui dépend de
E
(RA+ RB) et C, atteint 2/3 de E, on a : (S=0) et (R=1)  la sortie
Vs revient à 0. le transistor se sature ; ce qui permet au
condensateur C de se décharger à travers la résistance RB. La
tension Vc diminue alors. Quand Vc, après un temps qui
0
dépend de RB et C, atteint 1/3 de E, on a :
 (S=1) et (R=0)  la sortie Vs est à 1 ;
Etat transitoire
 le transistor est bloqué ; le cycle recommence. Il s'agit bien
d'un oscillateur.




TL
TH
T

=
=
=
=
A
B
C
D
E
A+D
Avant Programmation
50/70
5.
Matrice OU
Les GAL sont donc des PAL effaçables, ils sont dotés d’un bit de sécurité pouvant être act ivé lors de la
programmation empêchant ainsi toute lecture du contenu du circuit, il est initialisé effaçant complètement le GA L.
Il est aussi constitué d’un ensemble de huit octets, appelé signature électronique, pouvant contenir des informations
diverses sur le produit.
MATRICE ET
Programmable
Programmable
Programmable
Programmable
4.1. Structure de base d’un PAL :
5.3. Macro cellule de sortie programmable:
Q1
Q0
MATRICE OU
Fixe
Fixe
Fixe
Programmable
a
b
4.2.1. Structure de sorties combinatoires :
S1
0
0
1
1
S1
0
0
1
1
Configuration des Sorties
Registre, Actif état bas
Registre, Actif état haut
Combinatoire, Actif état bas
Combinatoire, Actif état
haut
: Fusible intact
: Liaison figée
Matrice OU
Figée
Fig. 7 : Structure et table de fonctionnement d'une OLMC


S0 S1
Le multiplexeur 4 vers 1 permet de mettre en circuit ou non la bascule D, en inversant ou non les signaux.
Le multiplexeur 2 vers 1 permet de réinjecter soit la sortie, soit l'entrée du buffer de sortie vers le réseau
programmable.
5.4. REFERENCE DES GAL.
Matrice ET
Programmable
Référence :
Q1
Q0
Q0  a.b  a.b Q0a .ba.b
Ces sorties 3 états sont rebouclées vers la matrice de fusibles. En mode haute impédance, on peut utiliser
une broche de sortie comme étant une variable d’entrée intermédiaire :
Inverseur 3 états permettant de déconnecter la
sortie. Ainsi l’E/S I/O peut devenir une entré
I/O
I
Traiter / Circuits Logiques Programmables PLD
Ce type de structure représente les P.A.L. les plus évoluées, La bloc OLMC (OUTPUT LOGIC MACROCELL)
est versatile : il est possible par programmation de choisir parmi quatre configurations possibles d e la sortie
(combinatoire, séquentielle) suivant les valeurs de S0 et S1
EFFAÇABLE
Non
Electriquement
Fixe Aux U-V
Electriquement
Les PAL sont les premiers circuits programmables à être utilisés
et ont été développés par le constructeur AMD il y a une
vingtaine d’années. Ils possèdent une matrice « ET »
programmable et une matrice « OU » fixe ou figée.
Les PAL sont programmés par destruction de fusibles et ne sont
donc programmables qu’une fois. La fusion des fusibles est
obtenue en appliquant à leurs bornes, à l’aide d’un
programmateur adapté, une tension de 12 à 15 V pendant 10 à
50 µS.
4.2. Les différents types de sortie d’un PAL :
5.1. Presentation
5.2. Protection
Il existe plusieurs familles de PLD qui sont différenciées par leurs structures internes. Dans le tableau suivant, on
présente deux classes de base de ces familles :
LES PAL (Programmable Array Logic) :
GAL (GENERIC ARRAY LOGIC) :
Contrairement aux PAL (programmé qu'une seule fois ) les GAL (Generic Array Logic)(Réseau logique
programmable) sont programmables et effaçables électriquement, ils ont des vitesses comparables et consomment
moins que les PAL. Les fusibles des PAL sont remplacés par des transistors MOS dans les GAL
Fig. 4 : Exemple deux entrées deux sorties
Densité
10 à 100 portes
10 à 100
100 à 3000
2000 à 3000
D+E
Après Programmation
51/70
Traiter / Circuits Logiques Programmables PLD
b
Matrice ET
La Classification Des PLD :
A
B
C
D
E
T
RB .C.Ln2
(RA +RB ).C.Ln2
(RA +2.RB ).C.Ln2
(RA +RB )/ (RA +2.RB )
a
4.
A
B
C
D
E
t
L’ensemble des opérateurs forment des matrices (matrice OU et
matrice ET). Les interconnexions de ces matrices sont assurées par
des fusibles qui sont « grillés » lors de la programmation. Lorsqu’un
PLD est vierge toutes les connexions sont assurées (fusibles intacts).
La matérialisation des interconnexions par des fusibles est remplacée
par la technique utilisant le transistor "MOS à grille isolée". Elle
permet de reprogrammer le PLD. Le circuit est donc effaçable
électriquement .
TY PE
PAL (Programmbale Array Logic)
GAL (Generic Array Logic)
EPLD
FPLA
D'un ensemble d’opérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont connectées ( Exemple 2
Deux Sorties )..
TH
TL
Traiter / Circuits Logiques Programmables PLD
3.

t
I1 . I2
Après Programmation
Avant Programmation
F8
52/70
GAL
XX AB YY ZZ C DEF G
Version : « », Commerc. - « I », Indus.
Nombre de sortie
Structure de sortie
Boîtiers : « P », DIP - « J », PLCC
Nombre d’entrées
Consommation : « L », ½ P - « Q », ¼ P
Vitesse (nS)
5.5. Différents types de GAL :
Référ ence
Nom br e de
br o ches
Vitesse (nS)
Co nsom matio n (m A)
GAL 16V8
20
10, 15 ou 20
55 ou 115
GAL 18V10
20
15 ou 20
115
GAL 20V8
24
10, 15 ou 25
55 ou 115
GAL 20RA10
24
15 ou 20
115
Traiter / Circuits Logiques Programmables PLD
54/70
1.
1.
Introduction.
2.
Types de Grafcet :
On distingue plusieurs types de GRAFCET. Pour simplifier, on les résume dans 2 types :
2.
2.1. GRAFCET niveau 1 :
Ri
Elements de Base :
Le GRAFCET se compose d'un ensemble :
 D'étapes auxquelles sont associées des actions ;
 De transitions auxquelles sont associées des réceptivités ;
 De liaisons orientées reliant les étapes aux transitions et les transitions aux étapes.
3.
Etape :
R
i+1
S
i+1
Q
Module d'étape
Console de programmation
Symbole
0
Etape initiale
Signalisation
Etat des entrées et des sorties
Bus
i
Unité centrale de
Traitement
Module
d’entrées
logiques
Issue de
programmation
Connexion avec le
la console de
Module
de
Sorties
logiques
programmation.
Mémoire
Etape active
4.2. Actions associées à une étape :
Entrées / Sorties
Liaison capteurs/actionneurs
Alimentation
Une ou plusieurs actions peuvent être associées à une étape. Elles traduisent les actions à effectuer lorsque l'étape
à laquelle elles sont associées est active. On symbolise les actions par un rectangle relié au symbole de l'étape.
Elles peuvent être externes ( PO ) ou internes ( PC )
3.2. La mémoire : permet


De recevoir les informations issues des entrées .
De recevoir les informations générées par le processeur et destinées à la commande des
sorties (valeur des sorties, des temporisations, etc.) ;
56/70
60/70
Traiter / Grafcet
Traiter / Automate Programmable Industriel API
Introduction :
1.
Dans un système automatisé, l'unité de traitement communique les informat ions traitées principalement vers :
 L'utilisateur, grâce aux organes de dialogue en sortie ? tel un voyant de signalisation, il s'agit de l'interface
Homme/Machine (IHM) ;
 des organes de puissance tel un moteur électrique triphasé, il s'agit d'interface de puissance centré principalement
sur l'isolation électrique ou galvanique.
Interface Homme/Machine (Ihm) :
Introduction :
Pour communiquer les systèmes utilisent la liaison parallèle, si ces derniers sont proches, ou la liaison série pour
réduire le câblage, s’ils sont éloignés .
2.
Liaison Parallele :
Echange d’informations se fait sur plusieurs lignes , il y a autant de lignes que la taille des mots binaires echangés .
3.
L’interface Homme/Machine en sortie est une fonction de communication indispensable pour bien gérer un système
automatisé. Il consiste à fournir à l'opérateur l'ensemble des informations concernant l'état du système automatisé
qu’on désigne par "messages". Le dialogue Homme/Machine se fait par l’utilisation de constituants regroupés dans
ce qu'on appelle "pupitre" de commande. On en décrit quelques -uns des plus populaires.
Imprimante parallèle
Le PC dialogue avec l’imprimante via le port parallèle DB25, Les codes ASCII correspondants au caractères du texte
à imprimer sont envoyés par le ports de sortie $378, les ordres de control issue du PC transitent par le port de sortie
$37A et les informations de control en provenance du l’imprimante rentrent par le port d’entrée $379 du PC.
9
2.1. Les voyants :
Les voyants sont des témoins lumineux qui constituent une interface de dialogue
simple donnant à l'opérateur des informations sur l'état du système automatisé. Les
voyants possèdent un code de couleur (NORME EN 60204-1 :1992) qui permet
d'orienter l'opérateur sur l'origine du message :
COULEUR
SIG NIFICA TION
ROUGE
Urgence ou condition dangereuse
Condition anormale pouvant entraîner une
situation dangereuse
Préparation de conditions normales
Information générale
8
7
6
15
5
4
3
2
Port $378
17
16
14
1
Port $37A
13
12
11
10
Port $379
Exemple de voyant
13
EXEM PLE
Arrêt d'urgence
Départ de cycle
Présence de la tension réseau
Les afficheurs numériques permettent d'effectuer une surveillance précises (Plus précise q’un voyant) et informent
l’opérateur des résultats de mesure (température, pression, etc.) ou de comptage (nombre de cycle, quantité de pièces
produites, etc) ,
2.3. Les afficheurs alphanumériques :
C'est un constituant de dialogue programmé permettant d’afficher des messages clairs co ncernant l'exploitation, le
dépannage ou le réglage du système automatisé.
2.4. Les terminaux d'exploitation :
Les terminaux d'exploitation sont des postes permettant le dialogue entre l’opérateur est le système, il intègre des
interfaces en entrée : claviers, boutons, ... et en sortie : Afficheurs, Ecrans, imprimantes, ils permettant à l'opérateur
:
 D'être informé clairement sur l'état du système automatisé.
 D'intervenir facilement et rapidement sur les paramètres de fonctionnement du système automatisé. des
imprimantes
Isolation Galvanique des sorties:
En Pascal :
Port[$378] :=$FF ;
Port[$37A] :=$0F ;
Port d’entrée
E :=Port[$379] ;
1
25
4.
14
Liaison Serie :
La liaison série asynchrone est orientée pour une transmission de caractères, ces derniers sont envoyés
individuellement, l'intervalle séparant 2 caractères est quelconque. Ce mode asynchrone utilise un format où
chaque caractère :
 A une longueur de 5 à 8 bits
 Est encadré par des bits délimiteurs : 1 bit START au début et 1 à 2 bits STOP à la fin. Le LSB est
transmis en premier après le bit de START.
 Peut être protégé contre les parasites de transmission, par un bit de parité optionnel (suivant la
configuration du système) destiné à la détection d'erreurs ; il est généré à l'émission et testé à la
réception. Il existe deux types de parité :
 Parité paire : la parité est dite paire si le nombre de bits (donnée + bit parité) ayant le niveau logique
« 1 » est paire.
 Parité impaire : la parité est dite impaire pour un nombre impaire de bits à 1.
Parité
Caractère 1
7 bits
START
Trame de
Données
1 1 0 1 0 0 1
Stop
Caractère 2
7 bits
0 1 0 1 0 0 1
Horloge
Non transmise
3.1. Principe et rôle :
L'unité de traitement s’alimente par une faible tension ( 5-12V DC), nécessaire pour alimenter principalement les
circuits intégrés logiques. Alors qu'un actionneur tel un moteur triphasé a besoin d'une forte tension (220V AC, par
Lettre "K" code ASCIIest (75)10
= (1001011)2
65/70
Traiter / Interfaces en Sorties
Ports de sorties
Manque en matière d'œuvre
2.2. Les afficheurs numériques :
3.
Ri+1
Ri+1
Un Automate Programmable Industriel (API) est une machine électronique programmable destinée à piloter des
systèmes automatisés industriels en temps réel. La structure interne d'un API est représentée par la figure suivante
1
VERT
BLANC
Q
Automate Programmable Industriel (API):
Une étape caractérise un état ayant un comportement invariant d'une partie de la partie commande. C'est une
situation dans laquelle les variables d'entrée et de sortie de la partie commande conservent leur état. Une variable
d'étape est associée à chaque étape (en général repéré par Xi, ou i est l'identificateur de l'étape). Cette variable
booléenne a pour valeur logique : 1 lorsque l'étape associée est active, 0 lorsque celle -ci est inactive..
JAUNE
S
i
i
3.1. Structure :
4.1. Définition :
2.
R
L’étape est activée (action Set) par la condition (Etape
précédente ET réceptivité vraie) ;
L’étape reste activée même si la condition (Etape précédente
ET réceptivité vraie) devient fausse ;
 L’étape est désactivée (action Reset) si l'étape suivante est
activée.
L'équation d'une sortie se s’obtient en effectuant le OU logique de toutes
les étapes dans lesquelles cette sortie est active.

Une étude détaillée conduit au choix des solutions technologiques pour la partie opérative (PO) et la partie command e
(PC). On le désigne aussi par "GRAFCET point de vue PO et PC".
1.
Ri

2.2. GRAFCET niveau 2 :
4.
Circuit cablé
L'élément de base est la bascule SR qui matérialise une étape du
GRAFCET qui évolue comme suit :
C’est un GRAFCET fonctionnel purement descriptif, il montre les actions à réaliser et les informations nécessaires à
leur exécution.
3.
Introduction
La matérialisation d'un GRAFCET consiste à la réalisation d’un circuit électrique dont les états sont identiques au
Grafcet, la réalisation peut se faire :
 Circuit câblé à base de bascules caractérisé par sa simplicité et son adaptation aux petits systèmes figés.
 Logique programmée à base d'ordinateur, de microcontrôleur ou d'automate programmable industriel (API) :
cette solution a l'avantage d'être flexible et évolutive puisqu'elle s'adapte facilement à tout changement du
système par un simple changement de programme.
La représentation graphique du fonctionnement d'un système automatisé est un moyens de description efficace utilisé
par les techniciens. Parmi les représentations, on trouve l'organigramme et le GRAFCET ( GRAphe Fonctionnel de
Commande par Etapes et Transitions ). Il est normalisé depuis 1988 sous le nom de "Sequential Function Chart (SFC)"
(norme CEI 848).
Lettre "J" code ASCIIest (74)10
= (1001011)2
67/70
Traiter / Liaison Série / Parallèle
Auteur
Document
Catégorie
Uncategorized
Affichages
1
Taille du fichier
2 000 KB
Étiquettes
1/--Pages
signaler